This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent Number: JP3094430

Publication date: 1991-04-19

Inventor(s): FUKASE KATSUYA; others: 01

Applicant(s):: SHINKO ELECTRIC IND CO LTD

Requested Patent:

| JP3094430|

Application Number: JP19890231133 19890906

Priority Number(s):

٠<u>;</u> :

IPC Classification: H01L21/50

EC Classification:

Equivalents: JP2840317B2

Abstract

PURPOSE:To reduce the number of production processes by a method wherein a base film is etched and required parts such as terminal parts for external connection use out of circuit patterns are exposed so that products corresponding to uses of various products can be manufactured easily and that a collective resin sealing operation can be executed.

CONSTITUTION:A semiconductor chip 16 is bonded to a die bonding part 14 which has been plated with gold or the like; the semiconductor chip 16 and circuit patterns 12 are wire-bonded; then, the semiconductor chip 16, a circuit component 22 and the like are resin-sealed. During this resin-sealing operation, only one side of a base film 10 on which the semiconductor chip 16 has been mounted is resin-sealed; bonding wires 18 and the circuit patterns 12 are resin-sealed collectively; the rear surface of an encapsulant which has been obtained is covered with the base film 10. A resist pattern 26 is formed on an exposed face of the base film 10; after that, it is etched; required parts such as terminal parts 28 for external connection use out of the circuit patterns 12 are exposed. Thereby, production operation is made easy and the number of production processes can be reduced.

Data supplied from the esp@cenet database - I2

⑲ 日本国特許庁(JP)

⑪特許出願公開

[®] 公 開 特 許 公 報 (A) 平3-94430

Int. Cl. ' H 01 L 21/50

庁内整理番号 識別記号

⑩公開 平成3年(1991)4月19日

В

6918-5F

審査請求 未請求 請求項の数 1 (全4頁)

❷発明の名称 半導体装置の製造方法

> 願 平1-231133 ②特

願 平1(1989)9月6日 223出

@発 明 者 長野県長野市大字栗田字舎利田711番地 新光電気工業株 深 瀬

式会社内

個発 明 者 H 中 正人 長野県長野市大字栗田字舎利田711番地 新光電気工業株

式会社内

⑪出 願 人 新光電気工業株式会社 長野県長野市大字栗田字舎利田711番地

100代 理 人 弁理士 綿貫 隆夫 外1名

明 細 書

1. 発明の名称 半導体装置の製造方法

2. 特許請求の範囲

1. 電気的絶縁性を有するペースフィルム上に 回路パターンを設け、

前記ペースフィルム上に半導体チップを接 合して半海体チップと前記回路パターンとを ワイヤボンディングによって接続し、

前記ペースフィルムの半導体チップが搭載 された一方の面側を、半導体チップ、ポンデ イングワイヤ、回路パターンを含めて一体的 に樹脂封止し、

ベースフィルムをエッチングして、回路パ ターンのうち外部接続用の端子部等の所要部 位を居出させることを特徴とする半導体装置 の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本苑明は半導体チップ及び所要の回路部品等が 一体的に樹脂封止されて提供される半導体数区の

製造方法に関する。

(從來技術)

半導体装配は電子装置をはじめきわめて多種類 の製品にひろく用いられており、ICカードといっ た小形商品にも利用されるようになっている。

これら製品で用いられる半導体装置の実装方式 としては、パッケージに半導体チップを搭載して パッケージごと回路接板に実装するパッケージガ 式と、回路基板に半導体チップをじかに接続する ペアチップ方式とがある。

前記のパッケージ方式の場合は、パッケージ内 に半苺体チップが封止されて保護されているので、 取り扱いがきわめて容易であり、実数が容易にで き、また耐吸纸性に低れている等の特徴がある。

これに対して、ベアチップ方式は回路技板にじ かに半将体チップを接続するから、小面様で実装 でき、高出度実装が可能になるという特徴がある。 (発明が解決しようとする腹獄)

上記のように、国路技板等に半導体チップを挤 校する方法には、パッケージ方式あるいはペアチ

特問平3-94430(2)

ップ方式があるが、いずれもそれぞれ別体に作成 した半導体チップ等の回路部品を別々に実装して いるため、製造工程が複雑になって装配の信頼性 が劣ること、装配の小形化が制限されること等の 問題点があった。

また、半導体チップは通常、回路基板等の接続 用基板に実装されるから、ICカードのようなきわ めて容形に形成される装置においては基板の厚さ が容形化を制限するという問題点があった。

そこで、本発明は上記問題点を解消すべくなされたものであり、その目的とするところは、 準導体チップと回路部局等を容易に一体的に構収することができ、 製造工数を減らすことができて、 製造コストを下げることができると共に、 製造プロセスを簡略化することによって不良品の発生率を低下させ、 装置の借額性を高めることができ、 また、 装置の小形化、 得形化が速成でき、 高密度実装を可能とする半導体装置の製造力法を提供しようとするものである。

(課題を解決するための手段)

(実施例)

以下本発明の好適な実施例を添付図面に基づいて詳細に説明する。

第1図(a)~(a)は本務明に係る半導体装置の製造 方法を示す説明図である。

図で10はポリイミド等の危気的絶縁性を有するフィルムから成るペースフィルムで、12はこのペースフィルム10上に形成した回路パターン、14は半導体チップを接合するダイボンディング
邸である。

回路パターン12およびダイボンディング部14は、たとえばベースフィルム10上に網筋を接着し、網箔上にレジストパターンを形成してエッチングすることによって形成することができる。ベースフィルム10に銅箔を接合する場合は、接着剤を用いる場合と接着剤を用いない場合とがある。

次に、第1回向に示すように、企めっき等を施 したダイボンディング部14に半導体チップ16 を接合し、半導体チップ16と回路パターン12 本発明は上記目的を達成するため次の構成をそ かえる。

すなわち、電気的絶絃性を有するベースフィルム上に回路パターンを設け、前記ベースフィルム上に半導体チップを接合して半導体チップとおって接続し、前記ベースフィルムの半導体チップによって接続し、前記ベースフィルムの半導体チップ、ボンディングでは、回路パターンを含めて一体的に樹脂料止し、ベースフィルムをエッチングして、回路パターンのうち外部接続用の端子部等の所要部位を 第出させることを特徴とする。

(作用)

ベースフィルム上に設けたダイボンディング部 に半導体チップを接合してワイヤボンディングす ることによって回路パターンと接続する。半導体 チップおよび回路パターンが一体的に樹脂封止さ れ、ベースフィルムの所要部位をエッチング除去 することによって外部接続用の端子部等が形成さ れる。

とをワイヤボンディングする。18はボンディングワイヤである。なお、回路パターン12上のボンディング邸20には、ボンディングを確実にするためあらかじめ企めっき等を施しておく。22は回路パターン12に接続した回路部品である。

次に、上記半導体チップ16および回路部局22等を樹脂封止する。この機脂封止の際には、半導体チップ16が搭視されているベースフィルム10の片面側のみを樹脂封止し、前記ポンディングワイヤ18および回路パターン12を一体的に樹脂封止する。得られた封止体は、その下面にベースフィルム10が被覆されている。

次に、ペースフィルム10の賃出面にレジスト パターン26を形成する(第1回4))。

次に、ベースフィルム10をエッチングし、回路パターン12のうち外部接続用の端子部28等の所要部位を露出させる。端子部28には腐食などを防止するため金めっき30等を施す。こうして、第1回回に示す半導体装置が得られる。

得られた半導体装置は、第1図回に示すように。

持閉平3-94430(3)

半導体チップ16および回路部局22、回路パターン12等が一体的に封止され、槍子部28等の 所要部位が露出するものとなる。

なお、上記領方法においてはベースフィルム 10上に網箔等の金属層を接合し、この金属層を エッチングして回路パターン等を形成するが、こ の金属層として電解網箔を用いることも有効である。 電解網箔は表面が独立とはも有効を して形成されるもので、和面を封止組織24に接合するにとり、アン12 合する傾にして対止機能17と回路パターン12 と数異によって封止機能17と回路パターン12 とを強固に接合させることができる。なお、電解 網箔を用いる場合は、ボンディング部20 知路を用いる場合は、ボンディングがまりには あらかじめ平滑処理および企めっき等を施してお くのがよい。

上記の半導体装置は、各種製品、用途に応じて 設計、製造することが容易にできるから、各種機 器に搭載して効果的に利用することができる。

また、半導体チップは回路パターンに接続され ているだけで回路接板を娶しないから、装竄の小

4 2 はベースフィルム 1 0 上に接合した網箱をエッチングして形成する。次いで、半導体チップを 搭載し、ワイヤボンディングした後樹脂封止する。 第 2 図はこの樹脂封止した状態である。

樹脂封止した後、ベースフィルム10をエッチングして娘子部等を露出させ、企めっき処理等を 嬉し、不要部分を除去して各モジュール部をベー スフィルム10から分離する。

この製造方法によれば、上記のようにめっき処理を含めて連続加工ができ、製造途中で半導体装置の検査を行うことができ、値事的な製造方法となる。

以上、本発明について好適な実施例を挙げて利々限明したが、本発明はこの実施例に限定される ものではなく、発明の特神を逸脱しない範囲内で 多くの改変を施し得るのはもちろんのことである。 形化、秘形化にきわめて有効である。これにより ICカードのような小形商品にも容易に応用利用す ることが可能となる。

また、上記製造方法においてはワイヤボンディング法によって半導体チップを接続しているから、 製造が容易であると共に、製造上の信頼性も高い という利点がある。また、リードフレームを等を 用いる場合とくらべて回路パターンが高密度に形成でき、

成なる。

なお、上記製造方法においては長尺状のベース フィルムを用いることにより逸杭加工による景彦 が容易に可能となる。

第2図は長尺帯状体を用いた加工例を示す。図で10は前記ペースフィルムで、ベースフィルム 10上には四路パターンが繰り返しパターンで形成され、阿時に各回路パターンに接続して検査用ライン40 および確解めっきの導通をとるためのパスライン42 が設けられる。

回路パターン、検査用ライン40、パスライン

(発明の効果)

上述したように、本苑切に係る半尊体装置の設造方法によれば、各種製品の用途に応じた製品を製造することが容易にでき、また一体的に材脂封止することによって製造工数を減らすことができて製造が容易になると共に、製品の信頼性を向上させることができる。また、これによって製造コストを下げることができる。

また、半導体数度の小形化、排形化を達成する ことができて高密度実数を可能にする等の著効を 奏する。

4. 図面の簡単な説明

第1回回〜心は本発明に係る半導体数配の製造 方法を示す説明図、第2回は長尺体を用いた製造 方法を示す説明図である。

10・・・ペースフィルム、 12・・・回路 パターン、 14・・・ダイボンディング部、 16・・・半段体チップ、 18・・・ボンディ ングワイヤ、 20・・・ボンディング部、 22・・・回路部品、 24・・・封止根頭、

特開平3-94430 (4)


26・・・レジストパターン、


28・・・娟子部、 30・・・企めっき、

40・・・校査川ライン、

42・・・バスライン、 44・・・打ち抜き部。

特許山駅人 新光電気工架株式会社 代表者 井 上 貞 夫 代理人(7762) 「「発酵」 お 貫 隆 大学等所で





【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 【発行日】平成9年(1997)6月6日

【公開番号】特開平3-94430 【公開日】平成3年(1991)4月19日 【年通号数】公開特許公報3-945 【出願番号】特願平1-231133 【国際特許分類第6版】 H01L 21/50

(FI)

H01L 21/50 B 7220-4E

子統補正書

平成 8年 8月30日

特許疗長官 荒井券 先 辰

1. 事件の表示

平成 01年 特許 紙 第 231133号

2. 発明の名称

半導体装置の製造方法

3. 歯正をする者

事件との関係 待许出额人

以野瓜以野市大学常田学合利田 7 1 1 多地 町光電気工業株式会社 代表者 皮 水 撑 —

4. 代 短 人

〒380 長野県長野市中部町3丁日12番9万 クリェイセンタービル 電路026(22815366 (7763) 弁理士 朝 貝 田 (7763) 弁理士 朝 貝 田 (111)

5. 矯正命令の日付

âR

6.橋正により増加する題ネ項の数

7.福正の対象

明报告

8.雑正の内容 別なのあり



8. 補正の内容

- 1) 特許舒求の範囲の概を次のように領正する。
- (1)、電気的的最低を有するペースフィルム上に回路パターンを形成し、

__ペースフィルムの回路パターンが形成された一方の国側に半導体チップ ・ も依合して半導体チップと前記包路パターン<u>の一方の面</u>とをワイヤボンデ ィングによって投続し、

__ベースフィルムの半導体チップが搭載された一方の面倒反、卑孝体チッ プ、ダンディングワイナ<u>および</u>回路パターンを<u>一体に</u>根限封止し、

<u>前記ペースフィルムをメッチングして、図路パターンの角方の面に</u>外部 接続用の過子部等の所要部位を採出させることを特徴とする辛毒体装置の 製造方法。

2) 明和實第4頁第3行日~第12行日に、

「すなわち、電気的給経性を育するペースフィルム・・・所要部位を辞出 させることを特徴とする。」

とあるのを吹のように被正する。

「すなわち、電気的絶縁性を有するペースフィルム上に回路パターンを形 成し、ペースフィルムの回路パターンが形成された一方の面似に半年休子 ップを接合して単導体チップと歯記回路パターンの一方の面ともツィャボ ンディングによって依続し、ペースフィルエの半導体チップが搭載された 一方の面倒に、半導体チャブ、ダンディングワイヤおよび回路パターンを 一体に包頂針止し、釣窓ペースフィルムをエッチングして、回覧パターン の他方の間に外部接岐周の始子部等の形型部位を採出させることを特徴と